Система автоматизированного проектирования или система автоматизации проектных работ — автоматизированная система CAD, реализующая информационную технологию выполнения функций проектирования, представляет собой организационно-техническую систему, предназначенную для автоматизации процесса проектирования, состоящую из персонала и комплекса технических, программных и других средств автоматизации его деятельности. Также для обозначения подобных систем широко используется аббревиатура САПР.
Программи́руемая логи́ческая интегра́льная схе́ма — электронный компонент, используемый для создания конфигурируемых цифровых электронных схем. В отличие от обычных цифровых микросхем, логика работы ПЛИС не определяется при изготовлении, а задаётся посредством программирования (проектирования). Для программирования используются программатор и IDE, позволяющие задать желаемую структуру цифрового устройства в виде принципиальной электрической схемы или программы на специальных языках описания аппаратуры. Альтернативой ПЛИС являются:
- БМК — базовые матричные кристаллы, требующие заводского производственного процесса для программирования;
- ASIC — специализированные заказные большие интегральные схемы (БИС), которые при малосерийном и единичном производстве существенно дороже;
- специализированные компьютеры, процессоры или микроконтроллеры, которые из‑за программного способа реализации алгоритмов в работе медленнее ПЛИС;
- непрограммируемые цифровые устройства и системы, настроенные на решение заранее известных задач, построенные на принципах так называемой «жёсткой логики».
VHDL — язык описания аппаратуры интегральных схем. Язык проектирования VHDL является базовым языком при разработке аппаратуры современных вычислительных систем.
Автоматизация проектирования электронных устройств — комплекс программных средств для облегчения разработки электронных устройств, создания микросхем и печатных плат.
Verilog, Verilog HDL — это язык описания аппаратуры, используемый для описания и моделирования электронных систем. Verilog HDL, не следует путать с VHDL, наиболее часто используется в проектировании, верификации и реализации аналоговых, цифровых и смешанных электронных систем на различных уровнях абстракции.
Electric VLSI Design System — САПР, используемая для разработки электрических схем и проектирования топологии печатных плат и интегральных схем. Помимо прочего, это удобный инструмент для использования языков описания аппаратуры, таких как VHDL и Verilog.
Алекса́ндр Леони́дович Стемпко́вский — российский учёный, академик РАН (2006), доктор технических наук, профессор; директор (1992—2017), научный руководитель института проблем проектирования в микроэлектронике РАН; академик-секретарь отделения нанотехнологий и информационных технологий РАН.
Систе́ма на криста́лле — электронная схема, выполняющая функции целого устройства и размещённая на одной интегральной схеме.
Altium Designer — комплексная система автоматизированного проектирования (САПР) радиоэлектронных средств, разработанная австралийской компанией Altium. Ранее эта же фирма разрабатывала САПР P-CAD, который приобрёл необычайную популярность среди российских разработчиков электроники. В 2008 году фирма Altium заявила о прекращении поставки программных пакетов P-CAD, и предложила разработчикам использовать программу Altium Designer, которая появилась в 2000 году и изначально имела название Protel. В 2006 был проведён ребрендинг программного продукта и он получил текущее название, последняя версия которого называется Altium Designer 18.
SystemC — язык проектирования и верификации моделей системного уровня, реализованный в виде C++ библиотеки с открытым исходным кодом. Библиотека включает в себя ядро событийного моделирования, что позволяет получить исполняемую модель устройства. Язык применяется для построения транзакционных и поведенческих моделей, а также для высокоуровневого синтеза.
Aldec, Inc. — частная компания, которая производит программное и аппаратное обеспечение для автоматизации проектирования микроэлектроники. Штаб-квартира фирмы расположена в Хендерсоне (Невада), США, также имеются офисы в Канаде, Японии, Польше и Украине.
Уровень регистровых передач — способ разработки синхронных цифровых интегральных схем, при применении которого работа схемы описывается в виде последовательностей логических операций, применяемых к цифровым сигналам (данным) при их передаче от одного регистра к другому. Такое высокоуровневое описание составляется на одном из языков описания аппаратуры, например, на Verilog или VHDL, после чего специальной программой преобразуется в низкоуровневое описание — граф логических элементов и проводников; процесс преобразования называется логическим синтезом. Другие программы по описанию могут проверить правильность работы схемы методами логического моделирования и соответствие схемы предъявляемым требованиям. Третья программа, используя низкоуровневое описание, может разместить логические элементы и проводники по поверхности схемы или создать прошивку для ПЛИС.
Проектирование на основе стандартных ячеек — метод проектирования интегральных схем с преобладанием цифровых элементов. В данном методе наиболее низкий уровень проектирования СБИС скрыт от проектировщика абстрактными логическими элементами. Методология проектирования на базе ячеек позволяет одним разработчикам сфокусироваться на высокоуровневом аспекте цифрового дизайна, пока другие разработчики заняты физическими реализациями ячеек. Вместе с достижениями полупроводникового производства методология стандартных ячеек отвечает за возможность проектирования как простых интегральных схем, число которых составляет несколько тысяч транзисторов, так и сложнейших: СБИС и систем на кристалле (СнК) с числом транзисторов, достигающим десятков миллиардов.
Cádence Design Systems, Inc — компания, занимающаяся разработкой программного обеспечения для автоматизации проектирования электронных устройств и предоставлением инженерных услуг. Основана в 1988 году в результате объединения компаний SDA Systems и ECAD. В течение многих лет была крупнейшей компанией в EDA индустрии.
Virage Logic — американская компания, поставщик программных и физических IP-блоков для проектирования сложных полупроводниковых интегральных микросхем. Ассортимент предлагаемых компанией продуктов очень широк: решения для центральных процессоров, интерфейсных схем, встраиваемые схемы SRAM и энергонезависимой памяти, блоки встраиваемой диагностики и восстановления памяти, библиотеки логики и программное обеспечение для проектирования схем памяти. Штаб-квартира компании располагалась во Фримонте (США), исследовательские и опытно-конструкторские подразделения — в Ереване (Армения), Санкт-Петербурге (Россия) и Индии. Руководил компанией Алекс Шубат. В 2010 году компания поглощена корпорацией Synopsys.
Accellera — организация, разрабатывающая стандарты в сфере автоматизации проектирования электронных приборов и разработки интегральных схем. Стандарты, разработанные Accellera и получившие распространение среди разработчиков, обычно принимаются IEEE.
SystemVerilog — язык описания и верификации аппаратуры, являющийся расширением языка Verilog.
Qucs — свободная программа, предназначенная для моделирования электронных цепей. Распространяется по лицензии GPL. Позволяет моделировать электронную аппаратуру в режиме малого и большого сигнала, а также шумовые характеристики. Пользовательский интерфейс — графический. Цифровая аппаратура моделируется с использованием VHDL и/или Verilog.
Логический синтез в электронике — процесс получения списка соединений логических вентилей из абстрактной модели поведения логической схемы. Наиболее распространенный пример этого процесса — синтез спецификаций, написанных на языках описания аппаратуры. Синтез выполняют программы-синтезаторы, способные оптимизировать проект согласно различным особенностям устройства, таким как временные ограничения, площадь и используемые компоненты. Такие программы обычно специализируются на генерации битовых потоков для программируемой логики или создании интегральных схем специального назначения. Логический синтез является составной частью автоматизации проектирования электронных приборов.
Язык описания аппаратуры — специализированный компьютерный язык, используемый для описания структуры и поведения электронных схем, чаще всего цифровых логических схем.
США: Маунтин Вью, Калифорния
Медиафайлы на Викискладе