Программи́руемая логи́ческая интегра́льная схе́ма — электронный компонент, используемый для создания конфигурируемых цифровых электронных схем. В отличие от обычных цифровых микросхем, логика работы ПЛИС не определяется при изготовлении, а задаётся посредством программирования (проектирования). Для программирования используются программатор и IDE, позволяющие задать желаемую структуру цифрового устройства в виде принципиальной электрической схемы или программы на специальных языках описания аппаратуры. Альтернативой ПЛИС являются:
- БМК — базовые матричные кристаллы, требующие заводского производственного процесса для программирования;
- ASIC — специализированные заказные большие интегральные схемы (БИС), которые при малосерийном и единичном производстве существенно дороже;
- специализированные компьютеры, процессоры или микроконтроллеры, которые из‑за программного способа реализации алгоритмов в работе медленнее ПЛИС;
- непрограммируемые цифровые устройства и системы, настроенные на решение заранее известных задач, построенные на принципах так называемой «жёсткой логики».
VHDL — язык описания аппаратуры интегральных схем. Язык проектирования VHDL является базовым языком при разработке аппаратуры современных вычислительных систем.
Verilog, Verilog HDL — это язык описания аппаратуры, используемый для описания и моделирования электронных систем. Verilog HDL, не следует путать с VHDL, наиболее часто используется в проектировании, верификации и реализации аналоговых, цифровых и смешанных электронных систем на различных уровнях абстракции.
Electric VLSI Design System — САПР, используемая для разработки электрических схем и проектирования топологии печатных плат и интегральных схем. Помимо прочего, это удобный инструмент для использования языков описания аппаратуры, таких как VHDL и Verilog.
RTL:
- RTL Group — люксембургский медиа-холдинг и ряд телеканалов, входящих в его состав:
- RTL Television — крупнейший коммерческий телеканал Германии со штаб-квартирой в Кёльне.
- RTL II — коммерческий телеканал Германии со штаб-квартирой в Грюнвальде близ Мюнхена.
- RTL 4 — один из крупнейших коммерческих телеканалов Нидерландов.
- RTL 5 — нидерландский коммерческий телеканал.
- Super RTL — специализированный коммерческий телеканал Германии для детей и подростков.
- Библиотека времени исполнения — набор библиотек (модулей) той или иной системы программирования, поставляемых вместе с компилятором, операционной системой или средой разработки программ.
- Register transfer language — разновидность структур данных, служащих для представления исполняемого кода программ; также, платформенно-независимый язык ассемблера. Используется, в частности, в GNU Compiler Collection.
- Right-to-left («справа-налево») — тип письма. Используется, например, в иврите и арабской письменности. См. двунаправленное письмо.
- Розничная торговля — продажа товаров конечному потребителю. В отличие от оптовой торговли, при розничной торговле товар не подлежит перепродаже, а предназначен для непосредственного использования.
- Резисторно-транзисторная логика — технология построения логических электронных схем на базе простых транзисторных ключей.
- Уровень регистровых передач — способ описания работы синхронных цифровых схем на уровне регистров, логических сигналов и логических операций над сигналами.
SystemC — язык проектирования и верификации моделей системного уровня, реализованный в виде C++ библиотеки с открытым исходным кодом. Библиотека включает в себя ядро событийного моделирования, что позволяет получить исполняемую модель устройства. Язык применяется для построения транзакционных и поведенческих моделей, а также для высокоуровневого синтеза.
Программи́руемая по́льзователем ве́нтильная ма́трица — полупроводниковое устройство, которое может быть сконфигурировано производителем или разработчиком после изготовления; наиболее сложная по организации разновидность программируемых логических интегральных схем.
Aldec, Inc. — частная компания, которая производит программное и аппаратное обеспечение для автоматизации проектирования микроэлектроники. Штаб-квартира фирмы расположена в Хендерсоне (Невада), США, также имеются офисы в Канаде, Японии, Польше и Украине.
PicoBlaze — общее название серии свободно распространяемых Soft-процессорных ядер, созданных фирмой Xilinx для своих ПЛИС. В основе PicoBlaze лежит архитектура 8-битного RISC-процессора; скорость работы на ПЛИС семейства Virtex 4 может достигать 100 MIPS. Для обращений к периферии процессор имеет 8-битную шину, используя которую можно раздельно читать и записывать до 256 портов.
MicroBlaze — soft-процессорное ядро, разработанное компанией Xilinx для использования в FPGA. MicroBlaze реализуется с помощью стандартной логики и блоков памяти ПЛИС.
Проектирование на основе стандартных ячеек — метод проектирования интегральных схем с преобладанием цифровых элементов. В данном методе наиболее низкий уровень проектирования СБИС скрыт от проектировщика абстрактными логическими элементами. Методология проектирования на базе ячеек позволяет одним разработчикам сфокусироваться на высокоуровневом аспекте цифрового дизайна, пока другие разработчики заняты физическими реализациями ячеек. Вместе с достижениями полупроводникового производства методология стандартных ячеек отвечает за возможность проектирования как простых интегральных схем, число которых составляет несколько тысяч транзисторов, так и сложнейших: СБИС и систем на кристалле (СнК) с числом транзисторов, достигающим десятков миллиардов.
Active-HDL — среда разработки, моделирования и верификации проектов для программируемых логических интегральных схем, разработанная фирмой Aldec. Первая версия программы вышла в 1997 году.
AHDL — проприетарный язык описания аппаратуры от Altera Corporation предназначенный для программирования выпускаемых ей ПЛИС. Язык имеет Ада-подобный синтаксис и схож с VHDL или Verilog. Он поддерживается компиляторами Quartus и Max+ от Altera.
Бибило Петр Николаевич — белорусский учёный в области кибернетики и информатики, заведующий лабораторией логического проектирования Объединенного института проблем информатики НАН Беларуси, доктор технических наук, профессор.
Synopsys, Inc. — крупнейшая компания, работающая в области САПР для проектирования электроники. Наиболее известный продукт — «Design Compiler», средство синтеза логических схем. Также имеется широкий спектр других продуктов, использующихся при проектировании специализированных интегральных схем. Имеются продукты для логического синтеза, поведенческого синтеза, трассировки элементов, статического временного анализа, формальной верификации, симуляции HDL, моделирования схем. Симуляторы включают в себя среды разработки и отладки.
Произвольная (нерегулярная) логика — метод реализации схем комбинационной логики путём синтеза схемы из логических элементов по высокоуровневому описанию. Название метода происходит из того факта, что расположение элементов и их соединений на первый взгляд кажется произвольным. В частности, в отличие от, например, схем памяти, произвольная логика практически не образует различимой структуры в расположении элементов на кристалле. В СБИС произвольная логика часто реализуется с помощью стандартных ячеек и базовых матричных кристаллов.
SystemVerilog — язык описания и верификации аппаратуры, являющийся расширением языка Verilog.
Логический синтез в электронике — процесс получения списка соединений логических вентилей из абстрактной модели поведения логической схемы. Наиболее распространенный пример этого процесса — синтез спецификаций, написанных на языках описания аппаратуры. Синтез выполняют программы-синтезаторы, способные оптимизировать проект согласно различным особенностям устройства, таким как временные ограничения, площадь и используемые компоненты. Такие программы обычно специализируются на генерации битовых потоков для программируемой логики или создании интегральных схем специального назначения. Логический синтез является составной частью автоматизации проектирования электронных приборов.
TkGate — среда моделирования и симуляции цифровых электронных схем, состоящая из графического редактора с интерфейсом, основанным на tcl/tk и управляемого событиями симулятора. TkGate поддерживает большое количество готовых примитивов, от отдельных транзисторов и вентилей, до стандартных комбинационных и последовательных элементов логических схем. Кроме этого, поддерживается определение модулей в виде графических логических схем или Verilog описаний, а также библиотек модулей для создания сложных иерархических моделей с переиспользованием кода. В дистрибутив входят примеры схем и учебное руководство. Примеры включают 16-ти разрядный процессор, запрограммированный для запуска игры «Животные». Является свободным программным обеспечением, распространяемым на условиях GPL2.
Язык описания аппаратуры — специализированный компьютерный язык, используемый для описания структуры и поведения электронных схем, чаще всего цифровых логических схем.
